smtcl nc100 TCL代码深度解析后续：时钟连接分析之差分时钟输入处理

smtcl nc100 TCL代码深度解析后续：时钟连接分析之差分时钟输入处理

系列文章目录

引言

我们将继续进行11、TCL代码的深入剖析，涵盖从工程建立到硬件完成的整个环节，具体包括第（一）部分和第（二）部分的内容。

@TOC

三、时钟连接分析3.1 差分时钟输入处理

在本设计中，差分时钟输入和通过 IP 核进行处理。

建立端口配置，方向为输入，起始引脚编号为零，终止引脚编号也为零，端口名称为adc_clk_p_i
设置端口方向为输入，指定名称为adc_clk_n_i，定义信号范围为0到0，仅包含一个端点
连接 util_ds_buf_0 的 I 引脚，与 adc_clk_p_i 端口相连
连接 util_ds_buf_0 的 IBUF_INV 引脚，与 adc_clk_n_i 端口相连

增加了两个接口，一个负责传输差分时钟的正边沿，另一个负责传输负边沿，编号为114。

这两个引脚分别负责连接差分时钟的正极和负极，经由核心部件将差分信号转变为单端信号。

3.2 时钟缓冲与分配

处理后的时钟信号需要进行缓冲并分配到系统的各个部分。

构建一个名为 bufg_0 的缓冲单元，该单元属于专用集成电路，其类型为缓冲器，由 xilinx.com 提供的 IP 核实现，型号为 bufg:1.0
连接 util_ds_buf_0 的输出端口和 bufg_0 的输入端口，通过网络进行通信

创建了一个 BUFG（全局缓冲器）IP 核，该内核用于对时钟信号实施缓冲和驱动，以此保障时钟信号的质量，并确保其具备正确的时序特性。

将输出端的单一时钟脉冲，传输至 BUFG 的入口，以实现全局时钟的缓冲功能，这是第114页所述的操作。

3.3 时钟域划分与连接

复杂系统内部，为了适应各个部件的运作特点，常常要设定多个时间基准。这些时间基准各自独立，用以确保系统稳定运行。

连接端口 bufg_0/O, 到端口 processing_system7_0/FCLK_CLK0
连接端口 bufg_0 的 O 引脚，与端口 c_counter_binary_0 的 CLK 引脚，建立信号通路
连接端口 bufg_0 的 O 引脚，与端口 xlslice_0 的 CLK 引脚相连

/O到

将全局缓冲后的时钟信号传输给 Zynq 处理系统，并将其接入该系统的输入端口，以此作为 PL 端的主时钟信号。

/O到/CLK的连接是将同一个时钟信号传递给计数器和位切片模块，这样做是为了保证这些模块能够运行在同一个时钟环境中，这一点在文献53中有明确说明

3.4 时钟约束设置

适当的时钟约束对于时序收敛至关重要。

建立时钟信号名 adc_clk, 时钟周期为 10.000 纳秒, 周期波形为 0.000 到 5.000 纳秒, 将该时钟信号连接到 bufg_0 的输出引脚上
设置无效路径，起始点是处理系统七零的FCLK_CLK0引脚，终止点是计数器二进制的CLK引脚

建立了一个时钟信号，命名为 ""，其重复周期为 10纳秒，这个周期与 相匹配，该信号在 0纳秒的时刻产生一个由低到高的跳变，在 5纳秒的位置发生一个由高到低的转变，这一时序安排是依据输入的 ADC 时钟参数来确定的。

：设置伪路径约束，告诉时序分析工具忽略从

该信号通往时钟端的道路，由于这两个信号源自同一个时钟源头，因此无需进行多余的时序验证。

3.5 时钟连接目的分析

本设计中的时钟连接策略主要有以下几个目的：

差分信号转换成单端信号：借助核心对外部输入的差分时钟进行变换，使其符合 FPGA 内部单端时钟架构，编号为114。时钟信号品质提升：借助 BUFG 核实施全局时钟缓冲处理，确保时钟信号具备充分的驱动性能和理想的时序特征，有助于降低时钟偏差和振动，编号为114。同步时钟架构规划：把一个时钟脉冲提供给好几个组件，让它们在同一个时钟环境中运行，有助于简化时序检查和降低设计难度。时序均衡处理：借助恰当的时钟限制，使时序分析软件能更有效地优化时序，增强设计的运行速度和稳定性。第四部分 时序限制说明4.1 限制文档增加

设计环节里，限制性文档，即XDC文件，负责设定物理限制与时序限制，它对设计完成度和运作效率具有决定性作用。

添加文件，指定文件集为 constrs_1，包含文件 system_constr.xdc

添加名为 ".xdc" 的约束文件到约束文件组里，这个文件里面登记了 IO 标准和时序约束等关键内容，编号是31。

4.2 属性设置

这种特性有助于在整体分析和模拟过程中设定框架，对于依据规则编译和依据变量设计情形特别有帮助。

设置属性，属性名为步骤合成设计参数中的参数名，属性值为ADC采样频率为一亿，应用于合成任务，
设置属性名称为步骤合成设计参数的参数值，该值为字符串数据宽度等于三十二，作用对象为合成一任务

这个宏被称作等于，它指定了一个数值为一亿，代表模数转换器的测量速率，该宏在程序文件里能够借助条件编译和等指令加以运用。

设置了名为宏的标识，其数值为三十二，它代表数据具有三十二位的宽度，这个设定在应对不同位宽的数据传输路径时十分关键，有助于精确控制，编号为三十

4.3 属性设置

这种特性用来决定整体运作和执行的方法，关系到设备的改进路径和资源调配。

设置策略为Vivado综合默认值，针对合成任务synth_1进行应用
设置属性策略为Vivado实现默认值，针对impl_1的运行进程

将整体方案调整为标准方案，该方案兼顾了覆盖范围与效率，是一种通用的平衡性方法。

配置执行方案为标准方案，选用常规的布局与布线方法，并应用优化措施。

4.4 高级约束设置

除了基本的时钟约束外，还可以设置其他高级约束来优化设计。

设置属性，属性名称为步骤优化设计参数指令，属性值为探索，应用于实现一运行
设置属性时，属性名称为步骤放置设计参数指令，属性值为探索，作用对象为实施一运行
设置属性，属性名为步骤物理优化设计的参数指令，属性值为探索，应用于实现一的任务流
设置属性名称为步骤路由设计参数指令，将其值设为探索，应用于实施一运行实例

方法：于调整方案、空间安排、硬件适配及线路规划等环节，借助特定指令，提示需探索多样解法，寻觅最佳成效，此举虽会延长执行周期，却或能带来更优表现。

4.5 约束设置的意义和作用

本设计中的约束设置具有以下重要意义和作用：

物理限制的清晰度在于，借助 XDC 文件精确设定接口规范、端口对应关系以及各项物理参数，以此保障设计同硬件载体精准对接，这一点在(31)中有明确记载。时序条件的精确度则体现为，合理界定时钟的速率、节拍以及信号形态，从而辅助时序评估软件开展精确的时序评估与性能优化，进而增强设计的时序表现与稳定程度。参数化设计具备高度变通性，借助属性设定可变参数，让设计更为灵活，易于在不同使用情境中进行调整和重复利用。工具优化具有明确导向性，借助属性和各项设定，引导工具链实施特定优化方针，兼顾设计的空间占用、运行速率和能量消耗等性能要求。辅助验证设计时，约束配置有助于判断其准确性与效能，比如通过限定最大时延和最低维持周期等条件，能够保障整体时序符合规范要求，五、归纳设计要点5.1 设计步骤回顾

该 TCL 脚本完整地涵盖了从项目构建到物理实现的所有环节，具体包含以下几个核心环节：

项目建立及初始设定：确立工程代号、存放方位与目标芯片，选定开发板规格，编号为二。模块化 IP 设计构建：生成功能模块，为不同 IP 单元的互联奠定根基，编号为二。Zynq 系统构造安排：生成并调整处理器核心，设定系统运行节拍、存储单元规格以及外围设备启用情况，编号为三十五。其他辅助 IP 单元设定：生成并调整特定功能单元，达成特定任务需求，编号为六。时钟系统构建：转换相位不同的信号，实施增强与引导，保证整体部件协调运作。规则配置：植入空间与时间规则，界定构造，规划综合与执行方法，提升整体效能。设计核心要素：

在设计这样的 Zynq 系统时，需要考虑以下几个关键因素：

时间分配方案：妥善应对不同时钟源输入，挑选恰当的时钟缓冲与分配方式，保障系统时钟运行平稳且抖动幅度小。芯片参数设置优化：依照系统具体要求，恰当设定各芯片模块的参数值，防止配置过多造成资源闲置，或配置不够影响系统运作。高速系统面临时序达成难题，必须借助恰当的规范设定和改进方法，才能达成时序要求，相关文献编号为56。在Zynq-7000这类芯片上，资源供给不足，必须协调不同单元的资源消耗，防止出现资源分配不均的情况，文献编号为35。系统具备良好延展能力，需顾及将来潜在增量，诸如增设新设备或增设新单元，务求构造具备高弹性且易于修缮，共计35分，五点三节阐述改进思路及指导方针

基于本设计的分析，提出以下优化方向和建议：

时钟树综合技术，针对运行速度要求高的系统，需要借助专用软件自动构建时钟网络，目的是让时钟信号能够均匀传递，并尽可能减少信号偏差，这一点非常重要。当系统里存在多个工作频率不一样的时钟区域时，必须加入必要的跨时钟区域衔接机制，例如使用异步缓冲器或者特定的控制协议，这样做是为了防止出现状态不稳定的情况，这一点十分关键。资源利用提升方法：性能不受影响时，可选用效能更佳的 IP 核方案或替换成其他实现途径，以此降低资源占用。时序控制增强措施：对核心通路设置更细化的时序限制，例如最大允许延时长、最小维持时段等，能够进一步改善系统运作表现。TCL脚本的功能可以进一步加强，使其自动化水平得到提升，例如增加异常处理机制，以及实现自动文档编制，从而提升设计工作的效率，并增强系统的可维护能力。

经过上述探讨，可以明确，构建完善的 Zynq 平台方案，务必将硬件条件、模块参数调整、时序安排以及规则参数等多个要素纳入考量，唯有采用恰当的系统规划方案和提升途径，方能达成功能卓越、运行平稳且值得信赖的整体架构目标。