3D 封装 TSV 制程：突破芯片制程瓶颈的有效手段

3D 封装 TSV 制程：突破芯片制程瓶颈的有效手段

3.2 三维封装TSV工艺

在芯片制造工艺逐渐遭遇瓶颈的情况下，3D芯片封装是人们继续追赶摩尔定律的有效手段。将芯片堆叠并用TSV连接是当今最常用的芯片3D封装方式。TSV的制造在某种程度上与芯片互连的大马士革工艺非常相似。

如下图所示，在对衬底进行垂直蚀刻后，利用PVD技术沉积扩散阻挡层和种子层，以防止填充

将铜扩散到基片中，然后电镀填充金属。电镀填充铜后，用CMP去除多余的金属。

芯片内部空间十分宝贵，如果TSV孔径面积过大，势必造成浪费。因此随着人们对芯片要求的提高，TSV所占面积不断缩小。孔径面积的缩小意味着深宽比的增加。当面对深宽比较大的TSV时，PVD技术无法将阻挡层或种子层完全覆盖，最终导致金属填充失败。

如图所示，Inoue等人提出了一种采用化学镀全湿法工艺制作TSV的方法。

利用APTES在TSV内部形成SAM，用于吸附高密度Pd纳米粒子作为催化剂（下图左），并化学镀上Co-WB阻挡层（下图右）。

当化学镀Co-WB阻挡层厚度小于40nm时,其结合强度与溅射Co膜相当;在此阻挡层上,可以使用乙醛酸作为还原剂,通过置换反应活化化学镀铜,无需催化剂。

另外，通过在镀液中添加PEG和聚二硫丙烷磺酸钠（SPS），通过二次化学镀铜实现了高深宽比TSV的超级化学镀铜填充。通过化学镀工艺制成的TSV过镀铜层较少，节省了后续CMP的时间和成本，实现了阻挡层沉积和TSV填孔的全化学镀工艺，不再需要电沉积填孔步骤。

3.3RDL、凸块和键合

当输入/输出（I/O）焊盘太小或太密，无法进行可靠的焊接连接时，需要使用RDL将I/O焊盘分布到其他位置，以减少基板与元器件之间的应力，提高可靠性。图中所示的是一种典型的RDL，其制作步骤如下：

用聚合物介电层覆盖芯片表面已有的焊盘和钝化层，通过光刻技术去除焊盘上方的覆盖层，使焊盘暴露出来；覆盖一层TiW或Cu种子层，并使用临时抗蚀剂制作“电镀模板”电镀沉积铜引线，最后去除抗蚀剂和种子层；继续覆盖介电层保护铜引线并通过光刻技术暴露在新的焊盘位置；使用临时抗蚀剂制作“电镀模板”或“蚀刻模板”，通过电镀或溅射沉积制作UBM层，连接焊盘和凸块，提供扩散阻挡性能；在UBM上通过电镀或放置焊球制作凸块，凸块间的连接通常采用热压键合的方式。

步骤（1）至（4）均需采用成本较高的光刻技术，使用两次临时光刻胶，并覆盖两次介电层。若能优化步骤，降低成本，将可提升RDL技术的竞争力。

利用氧等离子体处理聚酰亚胺（PI）介电层，可使其表面粗糙化，增加后续金属层的附着强度。以化学镀镍作为阻挡层，再用碱性溶液处理PI，使酰亚胺环开裂，进一步增加与Ni层的附着力。化学镀镍后再进行化学镀铜，制备种子层。

化学镀阻挡层和种子层相对于溅射等工艺，设备要求低、成本低、实现全湿法工艺，芯片封装基板孔金属化及半加成工艺中的铜种子层也是采用化学镀技术制备的。

臭氧处理具有可扩展性，适用于大面板晶圆制程。处理化学镀铜种子层后，可提升后续电镀的品质。利用硝酸溶液蚀刻新的铜垫，以次磷酸钠为还原剂，在酸性硫酸镍溶液中化学镀镍，制成UBM。Yeoh等人提出如下图所示的步骤，在铜UBM上沉积Pd活化层进行化学镀镍，再通过置换反应将Au覆盖在Ni表面，以保护CuUBM并增加对焊料的润湿性和可焊性。

采用优化的无氰镀金槽液，可以对金凸块进行化学镀，凸块之间的键合也可以采用化学镀工艺。

4芯片互连化学镀阻挡层

4.1 芯片阻挡层功能及材料

目前，Cu已经成为应用最广泛的芯片导电互连材料。

与上一代互连材料Al相比，Cu在Si或SiO2中具有较高的迁移率，在加热条件下会扩散到Si或SiO2衬底中，影响其电学性能。因此，无论是芯片内部的互连凹槽、穿孔，还是三维封装的TSV、凸块等，都需要有阻挡层来阻止Cu的扩散。

阻挡层与Cu之间的反应程度应在合理的范围内，以保证优异的阻挡性能和良好的附着力。

传统的阻挡层材料通常为钛（Ti）、钽（Ta）、钨（W）等高熔点金属或它们的合金，采用PVD、CVD等技术制备阻挡层。

近年来，人们积极研究以低成本化学镀Co、Ni等金属及其合金作为阻挡层。

4.2 化学镀镍基阻挡层

化学镀镍层具有与基体的结合强度高、硬度高、耐磨性好等优点，只需要相对廉价的金属来催化沉积，有利于降低成本。由于其具有良好的阻隔性能和高的电导率，成为芯片互连工艺中阻隔层的重要候选材料，受到了研究者的广泛关注。

与同事们以吸附在SAM上的AuNP或PdNP为催化剂，在TSV中化学镀Ni-WP、NiP和NiB阻挡层，制备的NiB阻挡层剖面SEM像如下。其电阻率为410μΩ•cm，可直接作为化学镀铜种子层的活化层，但阻挡性能一般，经300℃退火后已发生Cu扩散。

Ikeda等人通过气相沉积APTES形成SAM，气相沉积可以减少APTES分子的聚集，从而提高阻隔层的黏附强度。

如图所示，他们制作的NiB阻挡层结合强度达到13.07N•cm2，电阻率仅为37-42μΩ•cm，低于传统的Ta或TaN阻挡层，并能在400℃退火条件下阻挡Cu的扩散。

Zhang 等在 TSV 中采用了一种特殊的绝缘层，无需 SAM 即可直接捕获 Pd 离子进行激活，得到的化学镀 NiB 阻挡层在 500 ℃ 下退火，没有观察到 Cu 的扩散。Xiong 等提出了一种新的偏心旋涂技术，可以大大提高均匀性。他们利用该技术旋涂聚酰亚胺作为绝缘层，并在绝缘层上化学镀镍作为阻挡层，可以在 400 ℃ 下提供阻挡性能。Hu 等采用聚合物聚甲基丙烯酸酯薄膜（PMAA）作为绝缘层，降低了 TSV 的电容和残余应力。

如下图所示，通过4-乙烯基吡啶的改性，PMAA可以吸附Pd离子，用于催化化学镀NiP阻挡层。

对于厚度为116nm的NiP阻挡层，四探针测得方阻为26Ω•sq-1，结合强度达到5B级别，可用于TSV。张建军等在化学镀液中采用DMAB和次磷酸钠作还原剂，获得了方阻低至20Ω•sq-1的NiPB阻挡层。蔡等探索了Ni、Mo、P三元合金化学镀镀液配方，得到的NiMoP阻挡层经400℃退火处理后仍能正常性能。

Lee 等人 [70] 制作并评估了化学镀镍作为高可靠性和低成本 CuTSV 的阻挡层和种子层的效果。与 PVD ​​沉积的阻挡层相比，化学镀镍阻挡层具有更好的阻挡性能。在 400°C 退火后，在能量色散 X 射线光谱 (EDX) 分析中未观察到 Cu 扩散。

为了能够在碱性条件下化学镀上用于芯片内部互连的NiReP阻挡层，Osaka和他的合作者首先化学沉积了一层NiP来保护SAM免受碱性溶液的危害，然后再沉积NiReP阻挡层。

经400℃退火后，NiReP/Cu界面区域保持完好，且势垒电阻随退火温度的变化而变化。由于钠、钾离子对金属氧化物硅晶体管有影响，他们进一步探索无碱电镀液，用四甲基氢氧化铵（TMAH）代替NaOH或KOH作为pH调节剂。

在优化后的镀液中通过激活SAM吸附的Pd离子成功化学镀出了NiB阻挡层。与含钠离子的化学镀液相比，采用无钠溶液沉积的NiB膜表面更平整，膜厚更均匀。经截面分析，400℃退火后未发现Cu扩散。

传统的化学镀阻挡层不足以长时间保护下面的金属化层免受熔融焊料的腐蚀。陈等[72]改进了镀液，添加了钨酸钠作为钨源。结果表明，W含量较高的NiWP阻挡层的使用寿命远高于普通的NiP层。下表列出了芯片中化学镍基阻挡层的镀液配方。

4.3 化学镀钴基阻挡层

与合作者采用化学镀法在TSV中制备了NiB和CoB阻挡层，通过分析退火后不同阻挡层上铜种子层的电阻变化，认为CoB具有更好的热稳定性，经300℃退火后CoB的结合强度为51.3MPa。

Inoue 等采用SAM吸附纳米粒子作为催化剂，在镀液中添加钨酸作为钨源，通过化学镀在TSV中制备了钴基三元合金CoWB阻挡层，下表列出了在芯片中化学镀钴基阻挡层的镀液配方。

如下图所示，在300℃退火30min后没有观察到Cu的扩散。通过控制退火温度，60nm厚的CoWB阻挡层的结合强度高达70.2MPa，40nm厚的CoWB阻挡层的结合强度超过80MPa。Arima等人发现在电镀液中添加SPS可以使TSV中的CoWB沉积更加均匀。

Iseri 等在此基础上进行了进一步研究，认为Co三元合金CoWB较CoB具有更好的扩散阻挡性能。

当化学镀CoWB阻挡层中W质量分数大于15%时,经350℃退火后,仍能保证阻挡性能;当W质量分数大于20%时,阻挡层经400℃退火后,仍具有优异的抑制Cu扩散的效果。

等采用化学镀工艺在TSV中沉积CoWB阻挡层和Cu种子层，经420℃退火后没有发生Cu扩散。

他们对比了化学镀工艺和PVD工艺制备阻挡层和种子层，化学镀CoWB的台阶覆盖率可达85%以上，优于PVD制备的Ta阻挡层和Cu种子层；化学镀CoWB与化学镀铜种子层的结合强度与PVD-Ta与化学镀铜的结合强度相当；电镀铜填充后未观察到缝隙或接缝。

经过粗略的成本测算，他们认为，通过适当回收镀液，化学电镀工艺的成本可比PVD降低40%~50%。

等人开发了一种基于荧光的可视化技术，用于通过 TSV 内的功能组来表征 SAM。

Pd催化剂在TSV内高密度吸附，通过化学镀实现均匀的CoReP阻挡层。

-他们与合作者最初选择在Co二元合金中添加钼，形成化学镀CoMoP三元合金，以提高其作为芯片内互连阻挡层的性能，可承受350°C退火。后来，他们用CoWP三元合金代替它，在500°C退火后没有观察到Cu扩散。两种Co合金在200°C退火后都可以降低电阻。

此外，他们认为在激活过程中使用不同的 SAM 可能会影响化学镀 CoWP 阻挡层的性能。

它对阻挡层在成核、生长过程中的形貌演变有不同程度的影响，最终会导致孕育时间、覆盖率和电学性能的差异。

随着芯片制程工艺的不断缩小，对阻挡层的厚度提出了更高的要求。为了化学镀出一层超薄的Co阻挡层，陈等人在使用SC-1处理基片表面后，增加了一道等离子处理步骤，使Co离子高密度地吸附在表面，从而获得了8nm的超薄CoP阻挡层，且在至少550℃的温度下仍能保持整个金属化层的完整性。

覆盖阻挡层对于芯片内部的互连也很重要，可以防止下层的铜扩散到上层的介电材料中。根据活化要求，化学镀覆盖阻挡层可分为两类：需要额外催化剂活化的和不需要额外催化剂活化的。

需要额外添加催化剂的化学镀覆盖层工艺流程如上图所示，采用酸性溶液去除65nm节点铜互连线表面的氧化层，并通过喷洒Pd对铜表面进行活化，最后浸入镀液中，即可得到厚度为12nm的CoWP覆盖层。

Pd催化剂可能会造成电阻增加，并成为器件杂质，因此研究人员也在关注不添加额外催化剂的化学镀覆盖层。当使用次磷酸钠作为还原剂时，铜无法催化Co离子的还原。